지식창고

지식창고

Q
[질문] FET Paralleling 구동시 전류 쏠림을 방지하는 방안은 무엇이 있을가요? Vgs_th 편차에 따른 Turn on / off 시점 불일치 포함

이응제 답변입니다.

사실...고객의 보드에서, case by case 이기에, 답변이 꽤 중성적 일 수 있을 것 입니다.

1. **선택 및 매칭**: 임계값 전압과 온 저항(Rds_on)이 밀접하게 일치하는 FET를 선택합니다. 제조업체는 병렬 구성에 사용할 수 있는 이러한 매개변수와 일치하는 장치를 제공하는 경우가 많습니다.

2. **게이트 저항기**: 각 FET의 게이트와 직렬로 작은 저항기를 추가하면 켜기 및 끄기 시간을 균등화하는 데 도움이 될 수 있습니다. 이는 스위칭 속도를 늦추고 하나의 FET가 다른 FET보다 훨씬 빠르게 켜질 가능성을 줄임으로써 Vgs_th의 작은 변화의 영향을 완화할 수 있습니다.

3. **활성 전류 공유**: 각 FET를 통해 전류를 모니터링하고 이에 따라 게이트 전압을 조정하는 제어 회로를 구현하면 전류 균형을 적극적으로 맞출 수 있습니다. 이는 더 복잡한 솔루션이지만 매우 효과적일 수 있습니다.

이응제 답변입니다.

4. **게이트 전압 조정**: 각 FET의 게이트 전압을 수동으로 조정하여 모두 동일한 지점에서 켜지도록 하는 것도 도움이 될 수 있습니다. 이를 위해서는 신중한 조정이 필요하며 모든 애플리케이션에 실용적이지 않을 수 있습니다.

5. **온도 관리**: 임계값 전압은 온도에 따라 변할 수 있으므로 모든 FET가 동일한 온도에서 작동하도록 하면 일관된 Vgs_th 값을 유지하는 데 도움이 됩니다. 이는 신중한 열 설계와 방열판 또는 기타 냉각 방법을 사용하여 달성할 수 있습니다.

6. **밸러스팅**: 소스 또는 드레인 밸러스트 저항을 사용하여 FET 간의 전류를 균등화할 수 있습니다. 이 저항기는 전류에 따라 증가하는 작은 전압 강하를 발생시켜 전류 분포의 균형을 맞추는 데 도움이 됩니다.

이응제 답변입니다.

7. **PCB 레이아웃**: 기생 인덕턴스 및 저항의 차이를 최소화하기 위해 동일한 트레이스 길이와 단면적을 사용하여 PCB 레이아웃이 모든 병렬 FET에 대해 대칭인지 확인합니다.

8. **소프트 스타트 회로**: 소프트 스타트 메커니즘을 통합하면 켜는 동안 돌입 전류를 줄일 수 있으며, 이를 통해 전류 램프업을 보다 제어하여 전류 호깅을 방지할 수 있습니다.

9. **전류 감지 저항기**: 각 FET의 소스에 낮은 값의 저항기를 배치하고 그 사이의 전압을 모니터링하면 전류 균형을 맞추기 위해 게이트 전압을 조정하기 위한 피드백 신호를 제공할 수 있습니다.

10. **Kelvin 소스 연결**: 이 기술에는 게이트 드라이브 리턴 경로에 대한 소스 터미널에 대한 별도의 연결이 포함됩니다. 이는 게이트 드라이브 효율성에 대한 소스 인덕턴스의 영향을 줄이는 데 도움이 됩니다.

이형준 답변입니다.

MOSFET Parallel 구동시 전류 쏠림을 방지하기 위해서는 MOSFET 자체 특성값이 비슷해야 하는 부분이 있고, 외부적으로는 Driving circuit을 각각 MOSFET에 연결해 주셔야 합니다.

이응제 답변입니다.

맞습니다. :)

Q
질문] 디지털 포워딩을 사용하여 생산성과 수익성을 향상시키려는 경우 중요하게 고려하고 분석해야 할 요소들은 무엇인가요?

이중원 답변입니다.

수익성 측면에서는 운임 경쟁력과 사내 리소스 절감으로 여겨집니다.
운임 경쟁력은 검토의 스크리닝 과정이라고 생각을 하고 있고, 현재 구매/해외영업 담당자 분들의 리소스를 대폭 절감할 수 있는 프로덕트에 집중하고 있습니다.

Page 4 of 4